未分類
16 7 月 2020

关于 xilinx ISE 的蜜汁编译速度和自动补全功能

关于 xilinx ISE 的蜜汁编译速度和自动补全功能

資深大佬 : BlueSchwarz 5

fpga 初学者 之前用过 stm32，也写过 qt 。 最近学 fpga，用的 spartan-6，vivado 不支持，只能用 ise，感觉编译老慢了，和 keil 、visual studio 完全不能比，还没有自动补全。 运行环境：win10，i7-8750h，16G，ise 装在系统盘 sn750 1t 上，项目工程在机械硬盘上 有没有大佬知道怎么解决 ise 编译慢和 ise 自动补全这两个问题吗？

大佬有話說 (3)

  • 資深大佬 : xJogger

    编辑器应该可以自定义，换成 sublime 啥的好点，编译速度慢没啥办法，只能加钱上好 u 了。
    看看下有没有啥好建议。

  • 資深大佬 : BingoXuan

    ise 編譯慢沒辦法，畢竟除了軟件還有硬件。但 ide 差真的沒辦法，畢竟 fpga 還是太小眾而且和其他平台就有技術護城河。更要吐槽是燒寫速度，下載器燒寫大概 10kb/s，大一點的程序都十多分鐘。

    @xJogger
    編輯器自定義估計沒辦法，因為最終編譯時候還是靠 ise 配置項目一些細節的，比如生成執行代碼放到哪裡等。

  • 資深大佬 : Doriccc

    毕竟 ISE 已经好久不更新了（但是 vivado 也不好用

    我现在除非迫不得已，不会用 xilinx 的编辑器，实在太难用了，推荐 visual studio code 加 Verilog 插件

    还有综合编译慢这种没办法的，毕竟是综合硬件，如果工程不大可以配高配 CPU 高主频的电脑，工程大的话用支持 ECC 内存的工作站吧…我现在的项目综合一次要 38 个小时，只能做好时间管理别无他法…