未分類
27 11 月 2020

Apple Silicon 的 Rosetta 2 使用了特殊的硬件指令

Apple Silicon 的 Rosetta 2 使用了特殊的硬件指令

資深大佬 : icyalala 3

x86 使用的是 TSO (Total Store Ordering), 而 ARM 是 weak memory ordering 。

苹果在 Apple Silicon (M1/A12Z)中内置了一个状态寄存器来模拟 TSO，这个操作是 per-thread 的，且只能运行在大核上。

这是代码： https://github.com/saagarjha/TSOEnabler

这是最近的讨论： https://www.reddit.com/r/hardware/comments/i0mido/apple_silicon_has_a_runtime_toggle_for_tso_to/

这是几个月前的讨论： https://www.realworldtech.com/forum/?threadid=193883&curpostid=193883

大佬有話說 (12)

  • 資深大佬 : leewi9coder

    只要快就行了吧

  • 資深大佬 : szq98

    a12z 中就有相关硬件了，那说明 2018 年 a12x 的设计就考虑到了 Rosetta
    另外，m1 好像可以用小核模拟，很多 Rosetta 后跑分的多核倍率都超过了 4

  • 資深大佬 : lly0514

    可能这就是 M1 仿真 X86 速度快的原因，所以 iPad 的 A 系列芯片装 MacOS，Rosetta 可能会拉胯。。

  • 資深大佬 : CommandZi

    专用芯片实锤了

  • 資深大佬 : Tink

    没毛病，天下武功唯快不破

  • 資深大佬 : jry

    你就说快不快吧

  • 資深大佬 : 20015jjw

    挺好
    意思是做了个 x86 还比 x86 省电 /快咯

  • 資深大佬 : maemolee

    这么一说，感觉苹果真的牛逼。

  • 資深大佬 : longaiwp

    这都能拿出来吹嘘一把，服了。

  • 資深大佬 : 12101111

    不是,前面几就强行尬吹? 弱内存序本身就能让芯片更快,因为不需要加额外的电路来同步缓存了,x86 用强内存序是因为有 x86 的时候还没有 SMP 呢,甚至 L2 缓存都是外置的芯片, 强内存序除了让有 bug 的程序也能跑以外没有什么优点

    有关 WMO 和 TSO 的区别可以看 https://zhuanlan.zhihu.com/p/142658824

  • 資深大佬 : f6x

    无情~~~ 无情嘲讽牙膏厂
    apple 这么魔改, 要弄成 x86 超集么?

  • 資深大佬 : akring

    感觉苹果这次发布掀起了一波 arm 学习的高潮啊